<![CDATA[Makalah ini menyajikan desain skematik algoritma histogram denganmenggunakan FPGA (Field Programmable Gate Array) untuk analisis tekstursecara real time. Desain algoritma histogram dibangun oleh komponen digitaldecoder dan counter. Secara khusus komponen digital decoder yangdigunakan adalah 8 to 256 decoder yang berfungsi untuk menentukan nilaiderajat keabuan suatu citra dan komponen digital counter 16 bit yangdirancang khusus untuk menghitung jumlah kejadian kemungkinan munculnyanilai intensitas derajat keabuan suatu citra yang berkisar antara 0 – 255.Pemrosesan algoritma secara parallel di dalam FPGA dapat meningkatkankecepatan proses dan penggunaan sumberdaya yang lebih efisien. Denganperforma yang tinggi dapat digunakan dalam aplikasi seperti diagnose medisdan deteksi target. Pembuatan desain algoritma histogram ini menggunakanperangkat lunak xilinx ISE 9.2i yang compatible dengan FPGA Spartan 3e.]]>
Copyrights © 2014
