Article Per Year (5 Year)
p-Index From 2019 - 2024
0
P-Index
This Author published in this journals
All Journal Jurnal EECCIS
M. Julius
Jurusan Teknik Elektro Fakultas Teknik Universitas Brawijaya
Engineering

Published : 2 Documents Claim Missing Document
Claim Missing Document
Check
Articles

Found 2 Documents
Search

 1 
Desain 8 Bit R3R Ladder Digital To Analog Converter Suryo Adi Wibowo; Sholeh Hadi Pramono; M. Julius; Wijono Wijono
Jurnal EECCIS Vol 6, No 2 (2012)
Publisher : Fakultas Teknik, Universitas Brawijaya

Show Abstract | Download Original | Original Source | Check in Google Scholar | Full PDF (489.69 KB)

Abstract

Metode R3R merupakan pengembangan dari metode R2R yang digunakan sebagai pengubah sinyal digital ke analog. Penelitian dengan metode R3R dilakukan untuk membuat desain dan anlisis sistem yang berbasis teknologi CMOS 1.2 um. sehingga dihasilkan inovasi pengembangan Integrated Circuit dengan melihat kinerja digital to analaog converter berupa disipasi daya yang relatif rendah serta linearitas yang dapat diandalkan dengan memperhatikan parameter pada DAC yaitu DNL dan INL. Hasil penelitian menunjukkan bahwa desain R3R digital to analog converter dengan menggunakan teknologi 1,2 um menghasilkan sebuah digital to analog converter dengan spesifikasi penguatan frekuensi: 65.876 dB, GB.W (Gain Bandwidth ) sebesar 2.0012 MHz, SR (Slew Rate) sebesar 31,862 v/????s, CMRR sebesar 70 dB, PSRR sebesar 81.681 dB. Disipasi daya 3.32 mW. Ayunan tegangan keluaran: -4.985 v sampai dengan 4.549 v serta dalam pegujian kinerja dari hasil konversi hasil Voutmax = 2.9716 v, rata-rata DNL sebesar 0.00138 LSB dan nilai rata-rata INL sebesar 0.306LSB.Kata Kunci—DAC, DNL, INL, Disipasi Daya.
Perancangan dan Simulasi IC CMOS Inverter Schmitt Trigger Ari Permana L.; D. J. Djoko H. S.; Wijono Wijono; M. Julius
Jurnal EECCIS Vol 6, No 2 (2012)
Publisher : Fakultas Teknik, Universitas Brawijaya

Show Abstract | Download Original | Original Source | Check in Google Scholar | Full PDF (405.42 KB)

Abstract

Penelitian ini untuk mendesain dan menganalisis rancangan IC CMOS Inverter Schmitt Trigger sehingga dihasilkan efisiensi kerja sistem berupa disipasi daya rendah dan propagation delay yang kecil sehingga kecepatan sistem meningkat. Teknologi yang digunakan dalam perancangan ini adalah teknologi 0.12 μm dengan tegangan supply VDD 1.2 V dan tegangan input yang diberikan sebesar 1.2 V. Berdasarkan analisis perhitungan tegangan histerisis yang simetris tergantung pada rasio perbandingan transkonduktansi NMOS β1 (W/L =0.12 μm / 0.12 μm)dan β3 (W/L =0.22 μm / 0.12 μm) untuk rasio perbandingan transkonduktansi PMOS β5 (W/L =0.30 μm / 0.12) dan β6Desain Schmitt Trigger berdasarkan hasil analisis perhitungan dan hasil analisis simulasi bahwa dengan teknologi 0.12 μm, propagation delay yang dihasilkan dengan beban kapasitor ≤ 5 pF,K(W/L =0.55 μm / 0.12 μm).’N = 713 μA/V2 dan K’P = 288 uA/V2 sebesar 12,5 ns dimana ini adalah nilai propagasi delay yang memungkinkan digunakan untuk perancangan IC schmitt tigger inverter dengan teknologi 0,12 μm. Berdasarkan hasil analisis perhitungan, semakin besar beban kapasitor dan frekuensi yang digunakan maka semakin besar pula power disipation (PD) dan power disipation product (PDP) dimana pada analisis perhitungan dengan beban 5 pF bekerja pada frekuansi 15 mHz diperoleh disipasi daya 108 μW dan Power delay Product 1.35Kata Kunci : Schmitt Trigger, Hysterisis, Propagation Delay, Power Disipation
Co-Authors Ari Permana L. D. J. Djoko H. S. Suryo Adi Wibowo Wijono Wijono