Article Per Year (5 Year)
p-Index From 2019 - 2024
0
P-Index
This Author published in this journals
All Journal Jurnal Elektronika dan Telekomunikasi eProceedings of Engineering
Lutfi Jamil Setiawan
Telkom University
Computer Science & IT Control & Systems Engineering Electrical & Electronics Engineering Engineering Industrial & Manufacturing Engineering

Published : 2 Documents Claim Missing Document
Claim Missing Document
Check
Articles

Found 2 Documents
Search

 1 
Design and Realization of FIR Filter for Inter Satellite Link at 50-90 MHZ Frequency using FPGA Yuyu Wahyu; Ken Paramayudha; Lutfi Jamil Setiawan; Heroe Wijanto; M. Shiddiq S.H
Jurnal Elektronika dan Telekomunikasi Vol 16, No 1 (2016)
Publisher : LIPI Press

Show Abstract | Download Original | Original Source | Check in Google Scholar | DOI: 10.14203/jet.v16.15-19

Abstract

In this paper, design and realization of FIR filter with a bandwidth of 40 MHz at 50-90 MHz frequency has been proposed. The design was destined to be implemented on the Inter Satellite Links (ISL). This kind of filter had been selected due to a need in linear phase responseon the ISL data communication. Equiripple method was used to design the filter becauseof its reliability in minimizing the magnitude errors. The design of this FIR filter was conducted with theoretical calculation and simulation using the R2012b Matlab. For the implementation, FPGA was used with a VHDL as the programming language with a help of Xilinx ISE Design Suite 14.5. Simulation results in Matlab and Simulink indicated that the filter design could be well implemented on ISL at frequency of 50 MHz - 90 MHz with stopband of 60 db. The phase responseresult of the realized design is quite linear so that the filter is suitable for data communication on the ISL.
Perancangan Dan Realisasi Fir Filter Untuk Inter Satellite Links (Isl) Pada Frekuensi 50-90 Mhz Dengan Menggunakan FPGA Lutfi Jamil Setiawan; Heroe Wijanto; Yuyu Wahyu
eProceedings of Engineering Vol 2, No 1 (2015): April, 2015
Publisher : eProceedings of Engineering

Show Abstract | Download Original | Original Source | Check in Google Scholar

Abstract

th sebesar 40 Mhz pada frekuensi 50-90 Mhz dan direalisasikan pada FPGA. Filter FIR ini diimplemantisikan untuk digunakan pada ISL (Inter Satellite Links) . Metode filter FIR dipilih dengan alasan komunikasi yang dilakukan pada ISL adalah komunikasi data. Pada komunikasi data yang dibutuhkan adalah respon fasa yang linear, sedangkan filter yang bisa menjamin respon fasanya linear adalah filter FIR. Metode equiripple dipilih karena metode ini adalah metode yang paling handal atau paling optimal karena melakukan pendekatan terhadap besarnya error antara respon frekuensi yang diinginkan dengan respon frekuensi sesungguhnya yang menyebar merata pada passband dan stopband sehingga dapat meminimalkan besarnya error. Perancangan filter FIR ini dilakukan dengan menggunakan program simulasi matlab R2012b. Perealisasian menggunakan FPGA dengan VHDL sebagai bahasa pemrogramanya dengan bantuan Xilinx ISE Design Suite 14.5. Pada perancancangan filter FIR dibutuhkan orde sebesar 272. Dalam pengimplementasian filter FIR digital dalam FPGA GENESYS Xilinx Virtex-5 XC5VLX50T dibutuhkan resource FPGA yaitu : jumlah slice register 13 %, jumlah slice LUT 39 %, jumlah bonded IOB 3%, jumlah BUFG/BUFGCTRLs 9%, jumlah PLL_ADV 16 %, dan Jumlah DSP48 93%. Kata Kunci : Filter FIR, equiripple, FPGA, VHDL
Co-Authors Heroe Wijanto Ken Paramayudha M. Shiddiq S.H Yuyu Wahyu Yuyu Wahyu