Claim Missing Document
Check
Articles

Found 3 Documents
Search

Desain dan Implementasi Sistem Visible Light Communication berbasis Pulse Width Modulation Angga Pradana; Syifaul Fuada; Trio Adiono
Jurnal Teknologi Elektro Vol 17 No 2 (2018): (May - Agustus) Majalah Ilmiah Teknologi Elektro
Publisher : Universitas Udayana

Show Abstract | Download Original | Original Source | Check in Google Scholar | Full PDF (2880.347 KB) | DOI: 10.24843/MITE.2018.v17i02.P11

Abstract

Design, implementation, and its evaluation of visible light communication (VLC) using 1-PWM is discussed clearly in this paper. The designed system consists of two main blocks: VLC Coordinator that cover DSP and AFE transmitter whereas the VLC client covers the DSP and AFE receiver. The Microcontroller STM32F4 board is employed as DSP device in this project, both for coordinator- and client-side. The VLC demo shows that real-time texts streaming with 10 kb of packet size can be performed well. Our VLC system can be used optimally in 50 to 70 cm of optical channel distance with 0 degrees. In other hands, the maximum bit-rate of this VLC system is limited to 3.3 kbps.
IMPLEMENTASI PERANGKAT DIGITAL SIGNAL PROCESSING UNTUK SISTEM VISIBLE LIGHT COMMUNICATION Syifaul Fuada; Angga Pratama Putra; Yulian Aska; Angga Pradana; Erwin Setiawan; Trio Adiono
Jetri : Jurnal Ilmiah Teknik Elektro Jetri Volume 15, Nomor 2, Februari 2018
Publisher : Website

Show Abstract | Download Original | Original Source | Check in Google Scholar | Full PDF (858.736 KB) | DOI: 10.25105/jetri.v15i2.2352

Abstract

In order to realize a high-speed visible light communication (VLC) system, digital signal processing (DSP) device is required, including the main processing unit, DAC, and ADC. This paper discusses the interface design of the DSP processing unit to 10-bit DAC and 12-bit ADC for VLC applications. The systems in DAC and ADC modules have been designed with a SoC- based approach by using processing unit based on FPGA Xilinx Zynq xc7z010-1CLG400C on the Avnet MicroZed board. The design of hardware-level-design (H/W SoC) is done by utilizing IP blocks from Xilinx using Vivado 2014.2. While the hardware-level-design (S/W SoC) is designed using Xilinx SDK 2014.2. The DSP receiver has been tested in several scenarios, the DAC module is able to convert 10-bit digital signals into analog signals in  sinusoidal form and can adjust its output frequencies, while the ADC module is capable of processing the analog signals into 12-bit digital signals with two's complement format. Keywords: ADC, DAC, DSP, system on-chip, visible light communications Untuk mewujudkan sistem visible light communication dengan kecepatan tinggi, diperlukan perangkat DSP yang memadai, mencakup unit pemroses utama, DAC, dan ADC. Pada makalah ini dirancang interface dari pemroses utama terhadap DAC 10-bit dan ADC 12-bit untuk aplikasi sistem VLC. Sistem pada modul DAC dan ADC, dirancang dengan pendekatan system-on-chip (SoC) dengan menggunakan unit pemroses berbasis FPGA Xilinx Zynq xc7z010-1CLG400C pada board Avnet MicroZed. Perancangan H/W SoC dilakukan dengan memanfaatkan blok-blok IP dari Xilinx menggunakan Vivado 2014.2. Sementara pada S/W SoC dirancang dengan menggunakan Xilinx SDK 2014.2. Penerima DSP telah diuji dengan beberapa skenario, modul DAC mampu mengkonversi sinyal digital 10-bit menjadi analog dalam bentuk sinusiodal dan dapat diatur frekuensi outputnya, sedangkan modul ADC mampu mengolah sinyal analog menjadi sinyal digital 12-bit dengan format bilangan two’s complement. Kata kunci: ADC, DAC, DSP, Sistem on-Chip,visible light communication
Pengembangan Media Pembelajaran Sejarah Menggunakan Video Dokumenter dengan Subtema Pertempuran Palagan Ambarawa di Kelas XI SMA N 1 Ambarawa Angga Pradana; Suwito Eko Pramono; Atno Atno
Indonesian Journal of History Education Vol 5 No 2 (2017): Indonesian Journal of History Education
Publisher : Universitas Negeri Semarang

Show Abstract | Download Original | Original Source | Check in Google Scholar

Abstract

Tujuan dari penelitian ini adalah mengetahui dan menganalisis kelayakan hasil pengembangan media pembelajaran sejarah mrnggunakan video dokumenter dengan subtema Pertempuran Palagan Ambarawa yang sesuai dengan kebutuhan siswa di kelas XI SMA N 1 Ambarawa. Metode yang digunakan pada penelitian ini adalah Research and Development. Sumber data pada penelitian ini ialah guru, siswa, proses pembelajaran, dokumen dan angket. Uji objektivitas data yaitu triangulasi metode, triangulasi sumber dan validitas. Teknik analisi data dalam penelitian ini adalah deskriptip kualitatif untuk tahab pendahuluan, teknik analisa kuantitatif untuk tahab pengembangan dan tahab evaluasi menggunakan teknik analisa kuantitatif menggunakan skala likert. Hasil tingkat kelayakan dari ahli media menunjukan rata-rata 82,78% (kategori sangat baik), ahli materi rata-rata 87,5% (kategori sangat baik). Kelas XI IPS I mendapat angka respon sebesar 87,2% (kategori sangat baik) dan untuk kelas XI MIPA IV mendapat angka respon sebesar 81,6% (kategori baik).